تحليل أسلوب بسيط لتصميم PLL وتوفير طرق تصحيح أخطاء فعالة

“يمكن أن يكون تصميم وتصحيح دوائر الحلقة المغلقة (PLL) معقدة ما لم يكن لدى المهندسين فهم قوي لنظرية PLL وعملية التطوير المنطقي. توضح هذه المقالة طريقة سهلة لتصميم PLL وتوفر طريقة فعالة ومنطقية لتصحيح مشكلات PLL.

“

يمكن أن يكون تصميم وتصحيح دوائر الحلقة المغلقة (PLL) معقدة ما لم يكن لدى المهندسين فهم قوي لنظرية PLL وعملية التطوير المنطقي. توضح هذه المقالة طريقة سهلة لتصميم PLL وتوفر طريقة فعالة ومنطقية لتصحيح مشكلات PLL.

محاكاة

قد يكون من الصعب تقدير مواصفات دائرة PLL دون محاكاة في ظل ظروف محددة. لذلك ، يجب أن تكون المحاكاة هي الخطوة الأولى في تصميم PLL. نوصي بأن يستخدم المهندسون برنامج ADIsimPLL لتشغيل عمليات المحاكاة بناءً على متطلبات النظام ، بما في ذلك التردد المرجعي وتردد الخطوة وضوضاء الطور (الارتعاش) وحدود التردد الزائف.

العديد من المهندسين في حيرة من أمرهم فيما يتعلق بكيفية اختيار التردد المرجعي ، ولكن العلاقة بين التردد المرجعي وخطوة تردد الإخراج هي في الواقع بسيطة للغاية. مع عدد صحيح- N PLL ، تكون خطوة تردد الخرج مساوية للتردد عند مدخل كاشف تردد الطور (PFD) ، والذي يساوي التردد المرجعي مقسومًا على المقسم المرجعي R. باستخدام Fractional-N PLL ، تكون خطوة تردد الخرج مساوية لتردد إدخال PFD مقسومًا على قيمة MOD ، بحيث يمكنك استخدام تردد مرجعي أعلى لخطوات تردد أصغر. عند اتخاذ قرار باستخدام تقسيم صحيح- N أو تقسيم- N ، يمكن التضحية بأداء ضوضاء الطور لخطوة التردد ، أي أن ترددات PFD المنخفضة لها استبانة تردد خرج أفضل على حساب أداء ضوضاء الطور.

على سبيل المثال ، يوضح الجدول 1 أنه في حالة الحاجة إلى خرج تردد ثابت وخطوات تردد كبيرة للغاية ، ينبغي تفضيل عدد صحيح- N PLL مثل ADF4106 لأنه يحتوي على ضوضاء طور عام أفضل داخل النطاق. على العكس من ذلك ، إذا كانت خطوات التردد الأصغر مطلوبة ، فيجب تفضيل Fractional-N PLL (مثل ADF4153) لأن أداء الضوضاء الإجمالي أفضل من عدد صحيح- N PLL. تعد ضوضاء الطور أحد المواصفات الأساسية لـ PLL ، لكن أوراق البيانات لا يمكنها تحديد معلمات الأداء لجميع التطبيقات الممكنة. لذلك ، من الأهمية بمكان إجراء المحاكاة أولاً ثم الاختبار باستخدام الأجهزة الفعلية.

الجدول 1. ضوضاء المرحلة تحديد اختيار PLL

حتى عند محاكاة دارة PLL مع ADIsimPLL في ظل ظروف حقيقية ، قد لا تكون النتائج كافية ما لم يتم تضمين مرجع حقيقي بالإضافة إلى ملف نموذج لمذبذب متحكم في الجهد (VCO). إذا لم يتم تضمينه ، فسيستخدم المحاكي المرجع المثالي و VCO للمحاكاة. إذا كانت دقة المحاكاة عالية مطلوبة ، فسيكون الوقت المستغرق في تحرير ملفات VCO وملفات المكتبة المرجعية مفيدًا.

تستخدم PLLs نظام تحكم في التغذية المرتدة السلبية مشابه لمكبرات الصوت ، لذلك لا تزال مفاهيم النطاق الترددي للحلقة وهامش الطور سارية هنا. بشكل نموذجي ، يجب ضبط عرض النطاق الترددي للحلقة على أقل من عُشر تردد PFD ، مع نطاق آمن من 45 درجة إلى 60 درجة هامش طور. بالإضافة إلى ذلك ، يجب إجراء محاكاة ونماذج أولية على لوحة حقيقية للتأكد من أن الدائرة تفي بمواصفات تخطيط ثنائي الفينيل متعدد الكلور للمكونات الطفيلية ، وتحمل المقاوم ، وسعة مرشح الحلقة.

في بعض الحالات ، لا تتوفر قيم المقاومة والمكثفات المناسبة ، لذلك يجب على المهندسين تحديد ما إذا كان يمكن استخدام قيم أخرى. هناك وظيفة صغيرة مخفية في قائمة أدوات ADIsimPLL تسمى “BUILT”. تقوم هذه الميزة بتحويل قيم المقاوم والمكثف إلى أقرب القيم الهندسية القياسية ، مما يسمح للمصممين بالعودة إلى واجهة المحاكاة للتحقق من القيم الجديدة لهامش الطور وعرض النطاق الترددي للحلقة.

تسجيل

تقدم ADI PLLs العديد من الخيارات القابلة للتكوين من قبل المستخدم وبيئة تصميم مرنة ، ولكنها تمثل أيضًا تحدي تحديد القيمة المخزنة في كل سجل. الحل المناسب هو استخدام برنامج التقييم لتعيين قيم التسجيل ، حتى عندما لا يكون المحاكي متصلاً بـ PCB. يمكن بعد ذلك حفظ ملف الإعداد كملف .stp أو تنزيله على لوحة التقييم. يوضح الشكل 1 نتائج محاكاة ADIsimPLL ، مما يوفر قيم التسجيل المقترحة للمعلمات مثل VCO core current.

الشكل 1. يوفر برنامج محاكاة ADIsimPLL القيم المقترحة لإعدادات التسجيل

تخطيطي وتخطيط ثنائي الفينيل متعدد الكلور

هناك بعض الأشياء التي يجب وضعها في الاعتبار عند تصميم دائرة PLL كاملة. أولاً ، من المهم مطابقة مقاومة منفذ الإدخال المرجعي PLL لتقليل الانعكاسات. أيضًا ، احتفظ بالمكثف بالتوازي مع منفذ الإدخال صغيرًا قدر الإمكان لأنه يقلل من معدل الدوران الكبير لإشارة الإدخال ويزيد من ضوضاء حلقة PLL. راجع متطلبات الإدخال في ورقة بيانات PLL لمزيد من التفاصيل.

ثانيًا ، افصل مصدر الطاقة التناظري عن مصدر الطاقة الرقمي لتقليل التداخل بينهما. يعتبر مصدر VCO حساسًا بشكل خاص ، لذلك يمكن بسهولة ربط الاهتزازات والضوضاء هنا بإخراج PLL. لمزيد من الاعتبارات والتفاصيل ، يرجى الرجوع إلى الحصول على مذبذب متحكم فيه الفولتية (VCO) لتقليل ضوضاء المرحلة باستخدام منظم منخفض الضوضاء LDO (CN-0147)

مرة أخرى ، يجب وضع المقاومات والمكثفات المستخدمة لتشكيل مرشح الحلقة في أقرب مكان ممكن من شريحة PLL واستخدام القيم المقترحة في ملف المحاكاة. إذا وجدت صعوبة في قفل الإشارة بعد تغيير قيم مكون مرشح الحلقة ، فحاول استخدام القيم المستخدمة أصلاً في لوحة التقييم.

بالنسبة لتخطيط ثنائي الفينيل متعدد الكلور ، فإن المبدأ الرئيسي هو فصل المدخلات عن المخرجات للتأكد من أن الدوائر الرقمية لا تتداخل مع الدوائر التناظرية. على سبيل المثال ، إذا كان ناقل SPI قريبًا جدًا من الإدخال المرجعي أو مخرج VCO ، فيمكن أن يتسبب إخراج VCO في حدوث توتنهام في خرج PLL عند الوصول إلى سجلات PLL.

من منظور التصميم الحراري ، يمكن وضع وسادة أرضية موصلة حراريًا تحت شريحة PLL لضمان تدفق الحرارة عبر الوسادة إلى PCB والمشتت الحراري. يجب على المصممين حساب جميع المعلمات الحرارية لشريحة PLL وثنائي الفينيل متعدد الكلور لاستخدامها في البيئات القاسية.

الاستخدام الفعال لـ MUXOUT

في بداية مرحلة التصحيح ، إذا لم يتم قفل PLL ، فقد يكون من الصعب تحديد مكان البدء. كخطوة أولى ، يمكنك استخدام MUXOUT لمعرفة ما إذا كانت جميع الوحدات الوظيفية الداخلية تعمل بشكل صحيح ، كما هو موضح في الشكل 2. على سبيل المثال ، يمكن لـ MUXOUT عرض إخراج عداد R ، مما يشير إلى أن إشارة الإدخال المرجعية جيدة وأن محتوى السجل تمت كتابته بنجاح. يتحقق MUXOUT أيضًا من حالة قفل الكاشف وإخراج القسمة على N في حلقة التغذية الراجعة. بهذه الطريقة ، يمكن للمصمم تحديد ما إذا كان كل فاصل أو كسب أو قيمة تردد صحيحة. هذا هو الإجراء الأساسي لتصحيح أخطاء PLL.

الشكل 2. MUXOUT Pin Auxiliary PLL للتصحيح

تحليل مجال الوقت

عند تصحيح أخطاء PLL ، استخدم تحليل المجال الزمني لإثبات صحة البيانات المكتوبة إلى السجلات على ناقل Serial Peripheral Interface (SPI). على الرغم من أن عمليات القراءة والكتابة تستغرق وقتًا طويلاً ، يرجى التأكد من أن توقيت SPI ضمن المواصفات والتقليل من الحديث المتبادل بين الأسطر المختلفة.

يجب الرجوع إلى المخططات الزمنية في ورقة بيانات PLL لمعرفة وقت إعداد البيانات وسرعة الساعة وعرض النبض والمواصفات الأخرى. تأكد من ترك فترة فراغ كافية لتلبية متطلبات التوقيت في ظل جميع الظروف. استخدم راسم الذبذبات للتحقق من أن الساعة وحواف البيانات في الموضع الصحيح في المجال الزمني. إذا كانت الساعة وخطوط البيانات قريبة جدًا ، يمكن أن يتسبب الحديث المتبادل في إقران طاقة الساعة عبر توجيه ثنائي الفينيل متعدد الكلور بخطوط البيانات. يمكن أن يتسبب هذا الاقتران في حدوث خلل في خطوط البيانات على الحافة الصاعدة للساعة. لذلك من الضروري التحقق من هذين السطرين عند قراءة السجل وكتابته خاصة إذا كان هناك خطأ في السجل. تأكد من أن جهد الخط يفي بالمواصفات الواردة في الجدول 2.

الجدول 2. المدخلات المنطقية

تحليل الطيف

المشاكل في مجال التردد أكثر شيوعًا وتعقيدًا. إذا كنت تستخدم محلل طيف ، يجب عليك أولاً التحقق من قفل خرج PLL ؛ إذا كان لشكل الموجة قمم تردد ثابتة ، فسيتم قفلها. إذا لم يتم قفله ، فيجب اتباع الخطوات الموضحة أعلاه.

إذا تم قفل PLL ، فقم بتضييق عرض نطاق محلل الطيف لتحديد ما إذا كانت ضوضاء الطور ضمن الحدود المقبولة والتحقق من نتائج الاختبار مقابل نتائج المحاكاة. قم بقياس ضوضاء الطور عند عرض نطاق معين ، مثل 1 كيلو هرتز و 10 كيلو هرتز و 1 ميجا هرتز.

إذا لم تكن النتائج كما هو متوقع ، فيجب مراجعة تصميم مرشح الحلقة أولاً للتحقق من القيم الحقيقية للمكونات الموجودة على ثنائي الفينيل متعدد الكلور. بعد ذلك ، تحقق مما إذا كانت ضوضاء الطور للمدخل المرجعي تتفق مع نتائج المحاكاة. يجب أن تكون ضوضاء المرحلة المحاكية PLL قريبة من القيمة الحقيقية ما لم تكن الظروف الخارجية مختلفة ، أو تتم كتابة قيم خاطئة في السجلات.

لا يمكن إهمال ضوضاء مصدر الطاقة ، حتى عند استخدام LDO منخفض الضوضاء ؛ يمكن أن يكون كل من محول DC-DC و LDO مصادر الضوضاء. غالبًا ما تؤثر الكثافات الطيفية للضوضاء الموضحة في أوراق بيانات LDO على الأجهزة الحساسة للضوضاء مثل PLLs (انظر الشكل 3). اختر مصدر طاقة منخفض الضوضاء لـ PLL ، خاصة إذا كنت بحاجة إلى توفير التيار الأساسي لـ VCO.

الشكل 3. الكثافة الطيفية للضوضاء LDO

توجد عادةً أربعة أنواع من النتوءات عند إخراج PLL: PFD أو النتوءات المرجعية ، والنتوءات الكسرية ، والنتوءات الحدودية الصحيحة ، والتوتنهام من مصادر خارجية مثل مصادر الطاقة. تحتوي جميع PLLs على نوع واحد على الأقل من الحافز ، وعلى الرغم من أنه لا يمكن التخلص منها أبدًا ، في بعض الحالات ، يمكن للمفاضلات بين أنواع مختلفة من النتوءات أو الترددات تحسين الأداء العام.

لتجنب الاهتزازات المرجعية ، تحقق من الحافة المرتفعة للإشارة المرجعية. إذا كانت الحافة سريعة جدًا أو كانت سعة الحافة كبيرة جدًا ، فستتسبب في ظاهرة توافقية خطيرة في مجال التردد. تحقق أيضًا من تخطيط PCB بعناية لتجنب الحديث المتبادل بين الإدخال والإخراج.

لتقليل النتوءات الكسرية ، يمكن إضافة الاضطراب لإجبار النتوءات الكسرية على أرضية الضوضاء ، ولكن القيام بذلك سيزيد من الضوضاء الأرضية قليلاً.

نتوءات الحدود الصحيحة غير شائعة وتحدث فقط عندما يكون تردد الإخراج قريبًا جدًا من عدد صحيح مضاعف للتردد المرجعي لمرشح الحلقة ليتم تصفيته. حل سهل لهذه المشكلة هو إعادة قياس مخطط التردد المرجعي. على سبيل المثال ، إذا حدث نتوء حدودي عند 1100 ميجاهرتز ، وكان الإخراج 1100.1 ميجاهرتز وكان الإدخال المرجعي 20 ميجاهرتز ، فيمكن إزالة الحافز عن طريق تغيير التردد المرجعي إلى 30 ميجاهرتز باستخدام مرشح حلقة 100 كيلو هرتز.

ختاماً

يتطلب تصحيح أخطاء PLL فهمًا قويًا لـ PLL ، ويمكن تجنب العديد من المشكلات إذا تم بذل عناية إضافية أثناء مرحلة التصميم. إذا حدثت المشكلة أثناء مرحلة التصحيح ، فالرجاء اتباع الاقتراحات الموضحة في هذه المقالة لتحليل المشكلة واحدة تلو الأخرى وحل المشكلة خطوة بخطوة.