“يمكن أن يؤثر الارتعاش في الإشارة (أو الساعة) التي تتحكم في مفاتيح العينة والاحتفاظ في ADC على أداء SNR لسلسلة إشارة DAQ عالية السرعة. عند اختيار المكونات المختلفة التي تشكل سلسلة إشارات الساعة ، من المهم فهم مصادر الخطأ المختلفة التي تضيف إلى الارتعاش الكلي.
“
بواسطة Lloben Paculanan ، مهندس تطوير التطبيقات ، الأجهزة التناظرية John Neeko Garlitos ، مهندس تطبيقات المنتج ، الأجهزة التناظرية
مقدمة
تتطلب العديد من تطبيقات الحصول على البيانات (DAQ) عزل مسار سلسلة إشارة DAQ لأسباب تتعلق بالقوة ، والسلامة ، والجهد العالي للوضع المشترك ، أو لإزالة الحلقات الأرضية التي يمكن أن تسبب أخطاء في القياسات. تمكّن تقنية ADI عالية السرعة ذات الدقة العالية مصممي النظام من تحقيق دقة عالية للتيار المتردد والتيار المستمر في نفس التصميم دون التضحية بدقة DC للحصول على معدلات أعلى لأخذ العينات. ومع ذلك ، لتحقيق أداء عالٍ للتيار المتردد ، مثل نسبة الإشارة إلى الضوضاء (SNR) ، يجب على مصممي النظام حساب الأخطاء التي يسببها الارتعاش في إشارة ساعة أخذ العينات أو إشارة بدء التحويل التي تتحكم في العينة والاحتفاظ بها (S & H) مفاتيح في ADC. مع زيادة إشارة الهدف ومعدل العينة ، يمكن أن يصبح اهتزاز الإشارة الذي يتحكم في مفتاح العينة والاحتفاظ مصدرًا رئيسيًا للخطأ.
عندما يتم عزل سلسلة إشارة DAQ ، فإن الإشارة التي تتحكم في مفتاح العينة والاحتفاظ تأتي عادةً من لوحة معززة تقوم بأخذ عينات متعددة القنوات في وقت واحد. من الأهمية بمكان لمصمم النظام أن يختار عازلًا رقميًا منخفض الاهتزاز بحيث تكون إشارة التحكم التي تدخل إلى مفتاح العينة والاستمرار في ADC ذات تشويش منخفض. يفضل استخدام ADC عالي الدقة ذو الدقة العالية تنسيق واجهة LVDS لتلبية متطلبات معدل البيانات المرتفع. كما أنه يتسبب في الحد الأدنى من الاضطراب في الطائرات الأرضية والطاقة DAQ. تشرح هذه المقالة كيفية تفسير مواصفات الارتعاش لعوازل LVDS الرقمية للأجهزة التناظرية وما هي المواصفات المهمة عند التفاعل مع المنتجات عالية السرعة الدقيقة مثل حل ADAQ23875DAQ µModule®. تنطبق هذه الإرشادات الواردة في هذه المقالة أيضًا على ADCs عالية السرعة الأخرى ذات واجهات LVDS. عند تقديم ADAQ23875 المستخدم مع المعزل ADN4654 Gigabit LVDS ، سيتم أيضًا وصف المنهجية المستخدمة لحساب التأثير المتوقع على نسبة الإشارة إلى الضوضاء (SNR).
كيف يؤثر عدم الاستقرار في عملية أخذ العينات
عادةً ما يكون لمصادر الساعة تذبذب في المجال الزمني. عند تصميم نظام DAQ ، من المهم معرفة مقدار الارتعاش المتضمن في مصدر الساعة.
يوضح الشكل 1 طيف خرج نموذجي لمذبذب غير مثالي بقدرة ضوضاء كدالة للتردد في عرض نطاق قدره 1 هرتز. تُعرَّف ضوضاء الطور بأنها نسبة الضوضاء ضمن عرض نطاق قدره 1 هرتز عند تخالف تردد محدد fm إلى اتساع إشارة المذبذب عند التردد الأساسي fo.
الشكل 1. يتأثر طيف قدرة المذبذب بضوضاء الطور.
عملية أخذ العينات هي مضاعفة ساعة أخذ العينات بإشارة الإدخال التناظرية. هذا الضرب في المجال الزمني يعادل الالتواء في مجال التردد. لذلك ، أثناء تحويل ADC ، يتم تحويل طيف ساعة أخذ العينات ADC بإشارة إدخال موجة جيبية نقية ، بحيث يظهر الارتعاش على ساعة أخذ العينات أو ضوضاء المرحلة في طيف FFT لبيانات خرج ADC ، كما هو موضح في الشكل 2.
الشكل 2. تأثير ساعة أخذ العينات مع ضوضاء الطور على أخذ عينات من موجة جيبية مثالية.
تطبيقات عالية الدقة معزولة DAQ
يعد محلل الطاقة متعدد الأطوار مثالاً على تطبيق DAQ عالي الدقة وعالي الدقة المعزول. يوضح الشكل 3 بنية نظام نموذجية حيث تُستخدم العزلة من قناة إلى قناة للتواصل مع حوسبة النظام أو وحدات التحكم من خلال لوحة معززة مشتركة. في هذا المثال ، اخترنا حل DAQ عالي السرعة ADAQ23875 لأن حجمه الصغير يسمح بسهولة تركيب قنوات DAQ متعددة معزولة في المساحات الضيقة ، مما يقلل من وزن الأدوات المحمولة في تطبيقات الاختبار الميداني. قناة DAQ معزولة عن اللوحة الخلفية للهيكل الرئيسي باستخدام عازل LVDS جيجابت (ADN4654).
من خلال عزل كل قناة DAQ ، يمكن توصيل كل قناة مباشرة بأجهزة استشعار بجهد كهربائي مختلف في الوضع المشترك دون الإضرار بدائرة الإدخال. تتعقب أرضية كل قناة DAQ معزولة جهد الوضع المشترك مع بعض إزاحة الجهد. إذا تمكنت سلسلة إشارة DAQ من تتبع جهد الوضع المشترك المرتبط بالمستشعر ، فلا داعي لاستخدام دوائر تكييف إشارة الإدخال لدعم الفولتية ذات الوضع المشترك للإدخال الأكبر والقضاء على الفولتية ذات الوضع المشترك الأعلى لدوائر المصب. يوفر هذا العزل أيضًا الأمان ويزيل الحلقات الأرضية التي يمكن أن تؤثر على دقة القياس.
في تطبيقات محلل الطاقة ، من الأهمية بمكان تحقيق مزامنة أحداث أخذ العينات عبر جميع قنوات DAQ ، حيث يمكن أن يؤثر عدم تطابق معلومات المجال الزمني المتعلقة بجهد العينات على الحسابات والتحليلات اللاحقة. لمزامنة أحداث أخذ العينات بين القنوات ، يتم إرسال ساعة أخذ العينات ADC من اللوحة الخلفية عبر عوازل LVDS.
في بنية DAQ المعزولة الموضحة في الشكل 3 ، تضيف هذه المصادر التالية لخطأ الارتعاش إلى الارتعاش الكلي على ساعة أخذ العينات التي تتحكم في مفاتيح تبديل العينة والاحتفاظ في ADC.
1. ساعة مرجعية ارتعاش
المصدر الأول لعينة اهتزاز الساعة هو الساعة المرجعية. يتم إرسال هذه الساعة المرجعية من خلال لوحة معززة إلى كل وحدة DAQ عالية الدقة معزولة وعالية السرعة ووحدات قياس أخرى يتم توصيلها باللوحة المعزولة. تُستخدم هذه الساعة كمرجع توقيت لـ FPGA ؛ وبالتالي ، فإن دقة توقيت جميع الأحداث ، والفدرات الرقمية ، و PLLs ، وما إلى ذلك في FPGA تعتمد على دقة الميقاتية المرجعية. في بعض التطبيقات التي لا تحتوي على لوحة الكترونية معززة ، يتم استخدام مذبذب الساعة المدمج كمصدر ساعة مرجعية.
2. ارتعاش FPGA
المصدر الثاني لارتعاش ساعة أخذ العينات هو الارتعاش الناتج عن FPGA. لاحظ أن مسار المشغل إلى التنفيذ مضمن في FPGA ، ويمكن أن تؤثر مواصفات الارتعاش في PLL وكتل البيانات الأخرى في FPGA على أداء الارتعاش الكلي للنظام.
3. اهتزاز المعزل LVDS
المصدر الثالث لارتعاش ساعة أخذ العينات هو عازل LVDS. تولد عوازل LVDS ارتعاشًا إضافيًا في الطور يؤثر على أداء الارتعاش الكلي للنظام.
4. ارتعاش فتحة العدسة من ADC
المصدر الرابع لارتعاش ساعة أخذ العينات هو ارتعاش فتحة العدسة ADC ، وهذا متأصل في ADC ومُحدد في ورقة البيانات.
المصدر الرابع لارتعاش ساعة أخذ العينات هو اهتزاز فتحة ADC. هذه سمة متأصلة في ADC نفسها ، يرجى الرجوع إلى ورقة البيانات للحصول على تعريف محدد.
الشكل 3. بنية DAQ معزولة من قناة إلى قناة.
الشكل 3. هندسة DAQ المعزولة من قناة إلى أخرى
توجد مواصفات ارتعاش للميقاتية المرجعية و FPGA معطاة من حيث ضوضاء الطور. ولحساب مساهمة الارتعاش في ميقاتية الاعتيان ، يجب تحويل مواصفة ضوضاء الطور في مجال التردد إلى مواصفة اهتزاز في المجال الزمني.
ترد بعض مواصفات اهتزاز الساعة المرجعية و FPGA بناءً على ضوضاء الطور. لحساب مساهمة الارتعاش في ميقاتية الاعتيان ، يجب تحويل مواصفة ضوضاء الطور في مجال التردد إلى مواصفة ارتعاش في المجال الزمني.
حساب الارتعاش من ضوضاء المرحلة
يشبه منحنى ضوضاء الطور إلى حد ما الكثافة الطيفية لضوضاء جهد الدخل لمكبر الصوت. كما هو الحال مع ضوضاء جهد مكبر الصوت ، من الأفضل استخدام تردد زاوية منخفض 1 / f في المذبذب. غالبًا ما تستخدم المذبذبات ضوضاء الطور لوصف الأداء ، ولكن من أجل ربط ضوضاء الطور بأداء ADC ، يجب تحويل ضوضاء الطور إلى اهتزاز. لربط الرسم البياني في الشكل 4 بتطبيقات ADC الحديثة ، تم اختيار تردد مذبذب (تردد أخذ العينات) 100 ميجاهرتز لسهولة المناقشة ، ويظهر منحنى نموذجي في الشكل 4. لاحظ أن منحنى ضوضاء الطور يتم تركيبه بواسطة مقاطع خطوط متعددة ، ويتم تحديد نقاط النهاية لكل مقطع بواسطة نقاط البيانات.
الشكل 4. حساب الارتعاش من ضوضاء المرحلة.
عند حساب الارتعاش المكافئ لجذر متوسط التربيع ، تكون الخطوة الأولى هي الحصول على قدرة ضوضاء الطور المتكاملة في مدى التردد المعني ، المنطقة A من المنحنى. المنحنى مقسم إلى مناطق منفصلة (A1 ، A2 ، A3 ، A4) ، كل منها محدد بنقطتي بيانات. بافتراض عدم وجود ترشيح بين المذبذب ومدخل ADC ، يجب أن يكون الحد الأعلى لنطاق تردد التكامل ضعف تردد أخذ العينات ، وهو عرض النطاق الترددي لمدخل ساعة أخذ العينات ADC تقريبًا. كما يحتاج اختيار الحد الأدنى لمدى التردد المتكامل إلى بعض الاعتبار. من الناحية النظرية ، يجب أن تكون منخفضة قدر الإمكان من أجل الحصول على توتر حقيقي لجذر متوسط التربيع. ومع ذلك ، من الناحية العملية ، لا يعطي المصنعون عمومًا خصائص مذبذب لترددات الإزاحة الأقل من 10 هرتز ، ولكن يمكن حساب ذلك بدقة كافية. في معظم الحالات ، من المعقول اختيار 100 هرتز كحد أدنى للتردد المتكامل إذا تم توفير الخاصية عند 100 هرتز. خلاف ذلك ، يمكن استخدام نقاط بيانات 1 كيلوهرتز أو 10 كيلوهرتز. يجب أيضًا مراعاة أن ضوضاء الطور القريب تؤثر على الاستبانة الطيفية للنظام ، بينما تؤثر ضوضاء النطاق العريض على النسبة الإجمالية للإشارة إلى الضوضاء في النظام. ربما يكون النهج الأكثر منطقية هو دمج كل منطقة على حدة ودراسة حجم مساهمة التقلبات لكل منطقة. إذا تم استخدام مذبذب بلوري ، فقد تكون مساهمة التردد المنخفض ضئيلة مقارنة بمساهمة النطاق العريض. قد يكون للأنواع الأخرى من المذبذبات مساهمات اهتزاز كبيرة في منطقة التردد المنخفض ، ويجب تحديد أهميتها لاستبانة تردد النظام الإجمالية. ينتج عن تكامل كل منطقة نسب طاقة فردية ، يتم جمعها بعد ذلك وتحويلها مرة أخرى إلى dBc. بمجرد معرفة قدرة ضوضاء الطور المتكامل ، يمكن حساب ارتعاش الطور جذر متوسط التربيع (بالراديان) من خلال:
قسّم النتيجة أعلاه على 2πf0 لتحويل اهتزاز 0 بالراديان إلى اهتزاز في ثوانٍ:
راجع “البرنامج التعليمي MT-008: تحويل ضوضاء طور المذبذب إلى اضطراب الوقت” لمزيد من التفاصيل.
قياس اهتزاز الساعة المرجعية
عادةً ما يكون مصدر الساعة المرجعية المستخدم في أنظمة DAQ عالية الأداء عبارة عن مذبذب بلوري ، والذي يوفر أداء تذبذب أفضل من مصادر الساعة الأخرى.
نحدد بشكل عام مواصفات اهتزاز مذبذب الكريستال في أوراق البيانات باستخدام الأمثلة الموضحة في الجدول 1. يعتبر ارتعاش الطور أهم المواصفات عند تحديد مساهمة الارتعاش في ساعة مرجعية. يتم تعريف ارتعاش الطور عمومًا على أنه انحراف موضع الحافة بالنسبة إلى متوسط موضع الحافة.
الجدول 1. أمثلة على مواصفات اهتزاز المذبذب البلوري الواردة في ورقة البيانات
من ناحية أخرى ، هناك مذبذبات بلورية تحدد أداء ضوضاء المرحلة ، وليس الارتعاش. إذا كانت ورقة بيانات المذبذب تحدد أداء ضوضاء المرحلة ، فيمكن تحويل قيمة الضوضاء إلى اهتزاز ، كما هو موضح في قسم “حساب الارتعاش من ضوضاء الطور”.
قياس الارتعاش من FPGA
تتمثل الوظيفة الرئيسية للساعة المرجعية في FPGA في توفير إشارة انطلاق لبدء أحداث موازية مختلفة تم تعيينها في FPGA. بمعنى آخر ، تنسق الساعة المرجعية جميع الأحداث في FPGA. من أجل توفير دقة زمنية أفضل ، عادةً ما يتم تمرير الساعة المرجعية إلى PLL في FPGA لزيادة ترددها ، وبالتالي ، قد تحدث أحداث فاصل زمني قصير. لاحظ أيضًا أن FPGA يحتوي على مسار من المشغل إلى التنفيذ حيث يتم تمرير الساعة المرجعية إلى المخازن المؤقتة للساعة والعدادات والبوابات المنطقية وما إلى ذلك. عند التعامل مع الأحداث المتكررة الحساسة للاهتزاز (على سبيل المثال ، تحويل إشارة بدء تحويل LVDS إلى ADC من خلال العزل) ، من الضروري تحديد مساهمة الارتعاش من FPGA لتقدير تأثير اهتزاز النظام الكلي على أداء الحصول على البيانات عالية السرعة.
عادةً ما يتم تقديم أداء الارتعاش لـ FPGA في صحيفة بيانات FPGA. يتم تقديمها أيضًا في تحليل التوقيت الثابت (STA) لمعظم أدوات برامج FPGA ، كما هو موضح في الشكل 5. يمكن لأدوات تحليل التوقيت حساب عدم اليقين على مدار الساعة عند مصدر ووجهة مسار البيانات والجمع بينها للحصول على إجمالي عدم اليقين في الساعة. من أجل حساب مقدار اهتزاز الساعة المرجعية في STA تلقائيًا ، يجب إضافته كقيود اهتزاز الإدخال في مشروع FPGA.
الشكل 5. عرض مثال لتحليل التوقيت الثابت (STA).
قياس الارتعاش الناتج عن العزلة الرقمية
تتمثل أبسط طريقة لعرض الارتعاش في قياس زوج إشارة LVDS بمسبار تفاضلي ، والتحريك على كل من الحواف الصاعدة والهابطة ، وتعيين راسم الذبذبات ليبقى إلى ما لا نهاية. هذا يعني أن التحولات من أعلى إلى منخفض ومن منخفض إلى مرتفع يتم فرضها على بعضها البعض ، بحيث يمكن قياس نقطة التقاطع. يتوافق عرض التقاطع مع الارتعاش من الذروة إلى الذروة أو خطأ الفاصل الزمني (TIE) الذي تم قياسه حتى الآن. قارن مخطط العين والمدرج التكراري الموضح في الشكل 6 والشكل 7. يرجع بعض الارتعاش إلى مصادر عشوائية (مثل الضوضاء الحرارية) ، ويعني هذا الارتعاش العشوائي (RJ) أن الارتعاش من الذروة إلى الذروة الذي يظهر على مرسمة الذبذبات محدود بوقت التشغيل (مع زيادة وقت التشغيل ، فإن ذيول سوف يتغير الرسم البياني.
الشكل 6. رسم تخطيطي للعين من ADN4651.
الشكل 7. رسم بياني للعين من ADN4651.
في المقابل ، فإن مصادر الارتعاش الحتمية (DJ) محدودة ، مثل الارتعاش بسبب انحراف النبض ، والارتعاش المعتمد على البيانات (DDJ) ، والتداخل بين الرموز (ISI). ينشأ انحراف النبض من الاختلاف بين تأخيرات الانتشار من الأعلى إلى الأدنى ومن المنخفض إلى العالي. يمكن تصور ذلك عن طريق تقاطع الإزاحة ، أي عند 0 فولت ، يتم فصل الحافتين (من السهل رؤيته بالفصل داخل الرسم البياني في الشكل 7). تنبع DDJ من الاختلاف في تأخير الانتشار عند ترددات تشغيل مختلفة ، بينما تنبع ISI من تأثير تردد الانتقال السابق على الانتقال الحالي (على سبيل المثال ، يختلف توقيت الحافة عادةً بعد سلسلة من 1s أو 0s مقابل 1010 رموز نمط).
الشكل 8. إجمالي مصادر المساهمة غير المستقرة.
يوضح الشكل 8 كيفية تقدير الارتعاش الكلي بشكل مناسب عند معدل خطأ بت معين ([email protected] ). يمكن حساب الارتعاش العشوائي والحتمي من حالة الملاءمة بين النموذج وتخصيصات TIE المقاسة. أحد هذه النماذج هو نموذج ديراك المزدوج ، الذي يفترض التوزيع العشوائي الغاوسي الملتف بوظيفة دلتا ديراك المزدوجة (المسافة الفاصلة بين وظيفتي ديراك دلتا تتوافق مع الارتعاش الحتمي). بالنسبة لتوزيع TIE مع اهتزاز حتمي كبير ، فإن التوزيع يقترب بصريًا من هذا النموذج. تتمثل إحدى الصعوبات في أن بعض الارتعاش الحتمي يمكن أن يؤثر على المكون الغاوسي ، أي أن وظيفة ديراك المزدوجة قد تقلل من أهمية الارتعاش الحتمي وتزيد من تقدير الارتعاش العشوائي. ومع ذلك ، فإن الجمع بين الاثنين لا يزال يوفر تقديرًا دقيقًا للارتعاش الكلي عند معدل خطأ معين في البتات.
تم تحديد الارتعاش العشوائي كقيمة 1 σ rms في نموذج توزيع Gaussian ، لاستقراء أطوال تشغيل أطول (منخفض BER) ، ببساطة اختر poly appropriate المناسب الذي يتحرك مسافة كافية على طول ذيل التوزيع (على سبيل المثال ، 1 × 10-12 يتطلب خطأ بت 14 σ). ثم انضم إلى DJ إلى[email protected] القيمة المقدرة لـ.بالنسبة لعناصر متعددة في سلسلة إشارة ، بدلاً من إضافة قيم TJ متعددة من شأنها المبالغة في تقدير الارتعاش ، فإن إضافة قيم RJ هندسيًا وقيم DJ جبريًا ستوفر حلاً أفضل لسلسلة الإشارة الكاملة. إكمال بشكل معقول[email protected] تقدير.
RJ و DJ و[email protected] يتم تحديدها بشكل فردي وتقديم القيم القصوى الخاصة بها بناءً على التحليل الإحصائي لخلايا متعددة لضمان الحفاظ على قيم الارتعاش هذه على تغيرات الطاقة ودرجة الحرارة والعملية.
يوضح الشكل 9 مثالاً لمواصفات الارتعاش لعزل ADN4654 LVDS. بالنسبة لسلاسل إشارة DAQ المعزولة ، فإن ارتعاش الطور الإضافي هو أهم مواصفات الارتعاش. يزيد ارتعاش الطور الإضافي ، جنبًا إلى جنب مع مصادر الاهتزاز الأخرى ، ارتعاش فتحة العدسة ADC ، مما يؤدي إلى عدم دقة أوقات أخذ العينات.
الشكل 9. مواصفات ارتعاش ADN4654.
ارتعاش الفتحة لتقدير ADCs
ارتعاش الفتحة هو سمة متأصلة في ADCs. يحدث هذا بسبب التباين من عينة إلى عينة في تأخير الفتحة ، والذي يتوافق مع جهد الخطأ في حدث أخذ العينات. في اللحظة التي يتم فيها إيقاف تشغيل المفتاح ، يُطلق على هذا التباين من عينة إلى عينة “عدم اليقين في الفتحة” أو “ارتعاش الفتحة” ويتم قياسه عادةً بالبكو ثانية من جذر متوسط التربيع (ps rms).
في ADC ، كما هو موضح في الشكل 10 والشكل 11 ، تتم الإشارة إلى وقت تأخير الفتحة إلى إدخال المحول ؛ يجب مراعاة تأثير تأخير الانتشار التناظري من خلال مخازن الإدخال المؤقتة ؛ وتأثير التأخير الرقمي tdd من خلال سائق التبديل. يتم تعريف وقت الفتحة ta ‘على أنه الفارق الزمني بين تأخير الانتشار التناظري للواجهة الأمامية ، tda ، والتأخير الرقمي لمحرك التبديل ، tdd ، بالإضافة إلى نصف وقت الفتحة ، ta / 2 ، فيما يتعلق بإدخال ADC.
الشكل 10. مرحلة إدخال العينة والاحتفاظ بها في ADC.
الشكل 11. عينة واحتفظ بأشكال الموجة والتعريفات.
إذا أخذنا ADAQ23875 كمثال ، فإن اهتزاز الفتحة يبلغ حوالي 0.25 psRMS ، كما هو موضح في الشكل 12. هذه المواصفات مضمونة بالتصميم ، لكن لم يتم اختبارها.
الشكل 12. ارتعاش الفتحة ADAQ23875.
عينة عامة من اهتزاز الساعة
بعد تحديد مساهمات الارتعاش ذات الصلة للكتل الأربع الموضحة في الشكل 3 ، يمكن أخذ مربع مجموع الجذر (RSS) لمصادر الارتعاش الأربعة لحساب أداء الارتعاش الكلي للإشارة (أو الساعة) التي تتحكم في العينة و- مفتاح عقد.
من ناحية أخرى ، إذا تم استخدام STA ، فإن صيغة حساب اهتزاز الساعة المبسطة هي:
تأثير اهتزاز ساعة أخذ العينات على نسبة الإشارة إلى الضوضاء (SNR)
بعد تحديد مقدار الارتعاش الكلي للإشارة التي تتحكم في مفتاح العينة والاحتفاظ ، أصبح من الممكن الآن تحديد مقدار الارتعاش الذي يؤثر على أداء SNR لسلسلة إشارة DAQ.
يوضح الشكل 13 الخطأ الناجم عن الاهتزاز على ساعة أخذ العينات.
الشكل 13. آثار اهتزاز ساعة أخذ العينات.
يمكن التنبؤ بتأثير اهتزاز ساعة أخذ العينات على نسبة الإشارة إلى الضوضاء (SNR) الخاصة بـ ADC المثالي من خلال التحليل البسيط التالي.
افترض أن إشارة الإدخال مقدمة من خلال:
يتم إعطاء معدل تغيير هذه الإشارة من خلال:
اقسم المقدار 2πfVO على √2 لتحصل على جذر متوسط التربيع لـ dv / dt. الآن دع ΔVrms = خطأ جهد جذر متوسط التربيع ، Δt = اهتزاز فتحة rms tj ، واستبدل هذه القيم:
حل من أجل ΔVrms:
قيمة جذر متوسط التربيع للموجة الجيبية ذات المقياس الكامل هي VO / 2. لذلك ، تُعطى نسبة إشارة جذر متوسط التربيع إلى ضوضاء جذر متوسط التربيع (بالديسيبل) بالتردد:
تفترض هذه الصيغة أن ADC لديه دقة لا نهائية وأن ارتعاش الفتحة هو العامل الوحيد الذي يحدد نسبة الإشارة إلى الضوضاء (SNR). يقدم الشكل 14 رسمًا بيانيًا لهذه الصيغة ، والذي يوضح أن الفتحة وعينة اهتزاز الساعة لهما تأثير شديد على SNR و ENOB ، خاصة عندما يكون الإدخال / الإخراج مرتفعًا.
الشكل 14. محول البيانات النظري SNR و ENOB بسبب الارتعاش مقابل تردد إدخال موجة جيبية كاملة النطاق.
ADAQ23875 و ADN4654 عينة ساعة اهتزاز مثالي لحساب SNR
يبلغ ارتعاش الفتحة (النوع) في ADAQ23875 250 fs rms وارتعاش الطور الإضافي للموديل ADN4654 يبلغ 387 fs rms (fs = 1 MHz). في هذه الحالة ، لنترك جانبًا مساهمات الارتعاش للساعة المرجعية و FPGA.
الآن ، استنادًا إلى مواصفات الارتعاش الخاصة بـ ADC والعزل ، يمكننا حساب إجمالي تذبذب جذر متوسط التربيع باستخدام الصيغة التالية:
يوضح الشكل 14 والشكل 15 الحد الأقصى المحسوب لأداء SNR و ENOB لنظام DAQ عالي السرعة وعالي الدقة المعزول. تنخفض SNR و ENOB مع تردد الإدخال ، بما يتوافق مع مخطط SNR النظري الموضح في الشكل 13.
الشكل 15. الحد الأقصى المحسوب لنسبة الإشارة إلى الضوضاء (SNR) لكل من ADAQ23875 و ADN4654.
الشكل 16. القيم القصوى المحسوبة ENOB لكل من ADAQ23875 و ADN4654.
ختاماً
يمكن أن يؤثر الارتعاش في الإشارة (أو الساعة) التي تتحكم في مفاتيح العينة والاحتفاظ في ADC على أداء SNR لسلسلة إشارة DAQ عالية السرعة. عند اختيار المكونات المختلفة التي تشكل سلسلة إشارات الساعة ، من المهم فهم مصادر الخطأ المختلفة التي تضيف إلى الارتعاش الكلي.
عندما يتطلب التطبيق عزل سلسلة إشارة DAQ عن اللوحة المعززة ، فإن اختيار المعزل الرقمي للارتعاش المنخفض الإضافي يعد أمرًا أساسيًا للحفاظ على أداء SNR ممتاز. تقدم ADI عوازل LVDS منخفضة الاهتزاز تساعد مصممي النظام على تحقيق أداء SNR عالي في هياكل سلسلة الإشارة المعزولة.
الساعة المرجعية هي المصدر الأول لعينة اهتزاز الساعة ، لذا يلزم وجود ساعة مرجعية منخفضة الاهتزاز لتحقيق أداء ممتاز في DAQs المعزولة عالية السرعة. تأكد أيضًا من سلامة إشارة المسار بين FPGA والساعة المرجعية لتجنب أخطاء إضافية في المسار نفسه.
شكرًا
يشكر المؤلفون مايكل هينيسي وستيوارت سيرفيس على مساهماتهم الفنية في هذه المقالة.
مراجع
BE Boser و BA Wooley. “تصميم محولات Sigma-Delta المعدلة التناظرية إلى الرقمية.” مجلة IEEE لدوائر الحالة الصلبة ، المجلد 23 ، العدد 6 ، ديسمبر 1988.
ستيفن هاريس. “Impact of Sampling Clock Jitter على محولات Nyquist-Sampling-to-Digital وإفراط في أخذ عينات Sigma-Delta ADCs.” مجلة مجتمع هندسة الصوت ، المجلد. 38 ، العدد 7/8 ، يوليو / أغسطس 1990.
Kester ، Walt. “MT-008 Tutorial: Converting Oscillator Phase Noise to Time Jitter.” Analog Devices، Inc.، 2009.
ديريك ريدماين ، وإريك تريليويز وأليسون سميث. “Understanding the Impact of Clock Jitter on High Speed ADCs.” Analog Devices، Inc.، 2006.
عن المؤلف
Lloben Paculanan هو مهندس تطبيقات المنتجات في Analog Devices Philippines GT. التحق بالأجهزة التناظرية في عام 2000 وتقلد مناصب مختلفة في مجال تطوير أجهزة الاختبار وهندسة التطبيقات ؛ كان يعمل على تطوير µModule لسلاسل الإشارات عالية السرعة الدقيقة. وهو حاصل على بكالوريوس في تكنولوجيا الهندسة الصناعية من كلية Ateneo de Cagayan ، جامعة Xavier ، الولايات المتحدة الأمريكية ، وشهادة البكالوريوس في هندسة الكمبيوتر من جامعة Enverga. بيانات المتصل:[email protected].
John Neeko Garlitos هو مهندس تطبيقات منتج لسلسلة الإشارة μModule Solutions في الأجهزة التناظرية. يعمل على سلسلة الإشارات µModule Development والبرمجيات المدمجة للدوائر من المختبر والدوائر المرجعية. بدأ العمل في ADI Philippines GT في عام 2017. وهو حاصل على بكالوريوس العلوم في الهندسة الكهربائية من جامعة العلوم والتكنولوجيا بالفلبين ، سايان ، ودرجة الماجستير في العلوم في الهندسة الكهربائية من جامعة الفلبين ديليمان. بيانات المتصل:[email protected].